VOLTAGE REGULATOR

Patent Number:

JP3158911

Publication date:

1991-07-08

Inventor(s):

SUDO MINORU

Applicant(s):

SEIKO INSTR INC

Requested Patent:

☐ JP3158911

Application Number: JP19890300011 19891117

Priority Number(s):

IPC Classification:

G05F1/56

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce the overshoot and the undershoot of an output voltage generated at the time of switching the output voltage by giving a delay to an external signal for switching the output voltage, and switching stepwise the output voltage.

CONSTITUTION: The voltage regulator is provided with a reference voltage circuit 1, an error amplifier 2, an output transistor 3, and resistances R1, R2, and also, a resistance R3 is connected in series to the resistor R2, and a resistor R4 is connected in series to the resistor R3. Also, it is provided with a transistor M1 in which an output voltage switching terminal is connected to a gate, and a drain is connected to the connecting point of the resistor R2 and the resistor R3, and a transistor M2 in which a delaying circuit is connected to the output switching terminal and the output of the delaying circuit is connected to a gate, and a drain is connected to the connecting point of the resistor R3 and the resistor R4. In such a state, the delay is given to an external signal for switching an output voltage, and the output voltage is switched. In such a manner, the overshoot and the undershoot at the time of switching the output voltage are reduced.

Data supplied from the esp@cenet database - 12

19日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報(A) 平3-158911

Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)7月8日

G 05 F 1/56

310 D

8527-5H

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 ポルテージ・レギュレーター

②特 願 平1-300011

②出 願 平1(1989)11月17日

⑪発明者 須藤

移 東京都江東区亀戸 6 T目31番 1 号 セイコー電子工業株式

会社内

別出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

砂代 理 人 弁理士 林 敬之助

明粗粗

1. 発朝の名称

ポルテージ・レギュレーター

2. 特許請求の範囲

基準電圧回路と、抵抗と調整増幅器と、出力トランジスクとからなり、外部信号によって出力電圧が可変な、CMOSモノリシックIC化されたポルチージ・レギュレーターにおいて、和記出力電圧を変化させる外部信号に選延を施し、段階的に出力電圧を変える手段を具備することを特徴としたポルチージ・レギュレーター。

3. 発明の詳細な説明

[産業上の利用分野]

本免明は、CMOSモノシリック化されたポルナージ・レギュレーターに関するものである。

(発明の概要)

本発明は、ポルテージ・レギュレーターの出力 電圧を変化させる外部信号に遅延を施し、出力電 任を段階的に変化させることで、出力電圧を切り、換えた時に発生するオーバー・シュートや、アンダー・シュートの小さいポルテージ・レギュレーターを提供するものである。

[従来の技術]

世来の出力電圧値が切り換え可能なポルテージ・レギュレーターの回路図を気 2 図に示す。基準電圧回路1 と低抗 R 、と R 。 と R 。 から取り出された電圧は、誤差増幅器 2 で比較され、出 トランジスタ 3 を独切する。つまり、抵抗 R に と R 。 から取り出された電圧が、基準電子 なり、出力トランジスタ 3 を強くパイアスし、逆に抵 基準 は 上 カトランジスタ 3 を強くパイアスし、逆に抵 基準 電圧より高ければトランジスタ 3 を弱くパイアスし、世 上 カ 高 子 6 には一定の出力電圧が得られる。 該出力電圧値は、外部より出力電圧切り換え 端

子 5 に、ハイ・レベルあるいはロー・レベルの電 任 を加えることで、トランジスタM。が O N、 O F F して抵抗 R。をショートするかあるいはしな

特期平 3-158911(2)

いかによって切り換える。

第2図のポルテージ・レギュレーターの場合、 次のような問題点が生じる。

出力増子6の出力電圧をVoorと呼ぶと、 Vourは出力電圧切り換え端子5に加える電圧に よって式(1)、式(2)のようになる。

 $V_{auti} = (R_1 + R_2) / R_1 \times V_{eq} \cdots (1)$ $V_{auti} = (R_1 + R_2 + R_3) / (R_2 + R_4)$

× V ... (2)

ここで、R. 、R. 、R. は、それぞれ類2図の抵抗R.、R. 、R. の値であり V..., は、基準電圧回路1の出力電圧値である。また式(1)は、出力電圧切り換え端子5の電圧をハイ・レベルにした時の V.a.v. であり、式(2)は、出力電圧切り換え端子5の電圧をロー・レベルにした時の V.a.v. である。

このように、トランジスタM。をON、OFFさせることにより出力電圧を切り換えることができる。

しかし、上記のような方法を用いて出力電圧を

3

 $R_{\bullet} + R_{\bullet} = R_{\bullet} \qquad --- (3)$

第1図の、出力電圧を切り換える外部機子5の 値号Aと選延回路4を通った個号Bと、出力減子 6の電圧Vourの電圧被形図を第3図に示す。

抵抗R。と選列に抵抗R。を結綴し、旗R。に通列に抵抗R。を結解する、抵抗R。とR。の値は式(3)を満足するように決定する。さらに、出力電圧切り換え端子をゲートに結繰したトランを抵抗R。とR。の接続点に結繰したトランスタM。と、出力電圧切り換え端子に選延回路を結婚し該選延回路の出力をゲートに結練し、ドレインを抵抗R。とR。の接続点に結ねしたトランジスタM。を負機している。

個号 Aが、ハイ・レベルにある時、 Vour は式(1) で与えられる 電圧になる。 個号 Aが、ハイ・レベルからロー・レベルに 切り換えると Vour は、時間 Δ T の間、式(4) で与えられる電圧になる。

V * v = (R + R + R + R +) / (R + R +) × V * v * (4)

一点 化二氯二甲基二酚 医抗毒素抗菌

切り換えると、誤差増幅器2の応答速度に観界が あり運延を生じるため、出力写圧に発生するオー パー・シュートやアンダー・シュートが大きいと いう課題があった。

【課題を解決するための手段】

本発明は、従来の技術の課題を解決することを 目的とし、出力電圧が可要なポルテージ・レギュ レークーにおいて、出力電圧切り換え時のオーバ ー・シュートやアンダー・シュートの小さいポル テージ・レギュレークーを提供できた。

具体的には、出力電圧を切り換える外部信号に 遅延を描こし、出力電圧を段階的に切り換えるよ うにした。

(実施例))

以下、図面に従って本発明の一実施例を詳細に 設明する。第1図は本発明の、出力電圧に生じる アンダー・シュートを抑えたポルテージ・レギュ レーターの回路図である。基準電圧回路1、創差 増幅器2. 出力トランジスク3、及び、抵抗 R,、R。は第2図と同等である。一(4-1)

この時、アンダー・シュート△V。が生じるが、このアンダー・シュートによってVourが式 (2)で与えられるVouroと何程度か、それより し大きくなるように抵抗R。の値を決定する。

個号Aが、選ば回絡4を通って時間△十後に信 号Bがハイ・レベルからロー・レベルに切り扱わ ると、Vout は式 (2)で与えられる電圧になる (式 (3) より)。

この時、アンダー・シュートΔV, は第2図の 世来のボルテージ・レギュレーターのアンダー・ シュートの半分以下にである

(実施例2)

類 4 図にオーバー・シュートを抑えたポルテージ・レギュレーターの回路図を示す。基準電圧回路 1. 誤差増極器 2. 出力トランジスタ 3. 遅延回路 4. 及び、抵抗 R.、 R. は第1 図と同等である。→ (6-1)

.R + R = R + --- (5)

第4図の、出力電圧を切り換える外部端子5の 個号Aと遅延回路を通った信号Bと、出力端子6

6

特開平 3-158911(3)

の電圧Vourの電圧破形図を第5図に示す。

据号Aが、ロー・レベルにある時、Voor は式(2)で与えられる 単圧になる (式(5)より)。 信号Aが、ロー・レベルからハイ・レベルに切り換わると Voor は、時間 Δ T の間、式(6)で与えられる電圧になる。

V out ≈ (R; +R, +R,) / (R, +R,) × V (6)

この時、オーバー・シュート Δ V 、が生じる か、このオーバー・シュートによって V ουτ が式 (1) で与えられる V ουτ と問程度か、それより も小さくなるように抵抗 R 。の値を決定する。

個号人が選延回路4を通って時間△丁後に、個号目がロー・レベルからハイ・レベルに切り換わると Vour は式(1)で与えられる電圧になる。この時オーバー・シュート△V。は、第2図の従来のボルテージ・レギュレーターのオーバー・シュートの半分以下である。

抵抗R・と直列に抵抗R・を結線し、該R・に 直列に抵抗R・を結線する。抵抗R・とR・の値 は式(5)を満足するように決定する。さらに出 力電圧切り換え塊子をゲートに結繰し、ドレイン を抵抗 R。と R。の接級点に結繰したトランジス タ M。と、出力電圧切り換え塊子に遮延回路を結 繰し該遅延回路の出力をゲートに結線し、ドレイ ンを抵抗 R。と R。の接破点に結組したトランジ スク M。を具備している。

(発明の効果)

以上述べたように本発明によれば、出力電圧を 切り換える外部倡号に選延を施し、出力電圧を段 軽的に切り換えることで、出力電圧切り換え時に 発生する出力電圧のオーバーシュートやアンダ ー・シェートの小さいポルテージ・レギュレータ ーを提供できるという効果がある。

4. 図面の簡単な説明

第1 図は本免明のアンダー・シュートを抑えた ボルテージ・レギュレーターの回路図、第2 図は 従来のボルテージ・レギュレーターの回路図、第 3 図は第1 図の各部の電圧波形図、第4 図は本免


7


明のオーバー・シュートを抑えたポルテージ・レ ギュレーターの回路図、第5図は第4図の各部の 電圧液形図である。


- 1 · · · 基準電圧回路
- 2・・・誤差増幅器
- 3・・・出力トランジスタ
- 4 · · · 選近回路
- 5・・・出力電圧切り換え機子
- 6 · · · 出力端子


· U L

出願人 セイコー電子工業株式会社 代理人 弁理士 本 敬 之 助










特開平 3-158911(5)



the constraint of the second o